Перейти к основному содержимому

Язык проектирования аппаратуры VHDL

Кафедра вычислительной техники

Для зачисления на курс требуется приглашение

О курсе

Одна из характерных тенденций современного этапа развития технологии проектирования цифровых систем – применение языков описания аппаратуры. Предлагаемый учебный курс посвящен изучению языка проектирования аппаратуры VHDL (Very high speed integrated circuits) Hardware Description Language).

Этот язык предназначен для описания систем на схемотехническом уровне и используется как альтернатива классическому подходу к схемотехническому проектированию на уровне отдельных элементов.

В настоящее время развиваются программные продукты, позволяющие работать с языковыми описаниями: выполнять компиляцию, проводить модельные эксперименты. Язык VHDL так же поддерживается инструментальными средствами синтеза и системами автоматического проектирования, обеспечивающими интерпретацию языковых описаний в схему на уровне цифровых элементов ПЛИС. VHDL описания могут применяться и при проектировании заказных интегральных схем.

В результате освоения дисциплины слушатель должен:

  • знать методики проектирования аппаратуры с использованием языковых средств;
  • уметь описывать и моделировать специализированные цифровые устройства средней сложности с использованием специальных программных средств;
  • владеть навыками проведения модельных и натурных экспериментов.

Требования к слушателям

В рамках аттестации слушатель должен выполнить 6 тестов.

Автор курса

Course Staff Image #1

Буренёва Ольга Игоревна

Доцент кафедры вычислительной техники, кандидат технических наук

  1. Номер курса

    VHDL
  2. Начало курса